超低功耗SoC设计的综合功耗验证

超低功耗SoC设计的综合功耗验证

作者: Ana Sanz Carretero, Stefan Neumann, Stephen Bourke, Intel Limited Ireland

---

摘要

面向可穿戴应用的超低功耗SoC 系统级芯片设计具有大量不同的功耗状态，并利用积极的功耗节省技术（如电源门控 Power Gating和时钟门控 Clock Gating）来实现此市场细分所需的功耗KPI。由于可能的功耗状态转换数量庞大以及与功耗传输组件的复杂交互，此类设计的验证变得越来越复杂。

本文详细介绍了如何利用一个负责随机功耗状态转换和验证的低功耗测试平台环境，与低级SVA SystemVerilog 断言和电源检查紧密结合，创建一个综合验证和详尽覆盖率解决方案。该环境在随机创建激励触发功耗状态转换并端到端验证软件可见的架构状态正确性的同时，低级SVA持续确保功耗排序要求得到满足并且SoC电源供应处于预期状态。

---

1 引言

可穿戴设备需要极低的功耗以满足电池续航要求。这促使设计包含数十甚至数百种不同的功耗状态，每种状态都涉及特定的功耗门控和时钟门控配置。

2 低功耗验证架构

2.1 功耗转换

功耗状态之间的转换是验证的核心挑战。每个转换都涉及： - 电源域的上下电顺序 - 隔离单元的使能/禁用 - 状态保持/恢复操作 - 复位序列

2.2 低功耗环境

随机功耗状态转换环境负责： - 自动生成随机的功耗状态转换序列 - 验证转换前后的状态一致性 - 生成功能和功耗覆盖率数据

2.3 低功耗验证栈

五层验证栈： - 寄存器级：检查寄存器读写 - 端到端级：端到端数据通路检查 - 事务级：总线事务验证 - 协议级：接口协议合规 - 物理级：电源供应和电压检查

2.4 高级特性

- 事件优先级和失效测试 - 覆盖率驱动的测试生成

---

图片索引

本文共1张图片，存放于 _images/ 目录。